//Title：     reg_pc
//Author:     Yang Siyang
//Description:PC寄存器
//note：      之后添加pc_new_v,pc_wr_en,clr_n
//---------------------------------------------------------
`include "defines.v"
module pc_reg (clk,rst,pc_v);
    //input [`ADDR_BUS]  pc_new_v;//PC的新值
    //input         pc_wr_en;//PC的写使能信号
    input clk;
    input rst;//同步复位清除信号
    output [`REG_BUS] pc_v;

    always @ (posedge clk)
    begin
        // 复位
        if (rst == `RST_ENABLE)
        begin
            pc_o <= `CPU_RST_ADDR;
        end
        else// pc+4
            pc_v <= pc_v + 4'h4;
    end


endmodule